I ricercatori del MIT hanno presentato un prototipo di un chip a 36-core, che funziona con un sistema soprannominato "network-on-a-chip", che permette ai dati di passare tra i core in modo più rapido ed efficiente rispetto all'attuale architettura. Sul blog ufficiale i ricercatori riepilogano che tutti i dati su un processore multi-core scorrono attraverso un singolo cavo, e che un solo core per volta può comunicare. Il problema che si viene a creare è che all'aumentare del numero di core aumenta anche il tempo che questi aspettano per avere accesso al bus e trasferire i dati, quindi il tempo di attesa rischia di superare quello effettivo di elaborazione.

Chip a 36 core

Nel design "network-on-a-chip" presentato dal MIT i nuclei sono disposti in un layout a griglia e collegati direttamente ai core adiacenti. In questo modo i dati possono viaggiare attraverso il chip in modi diversi, variando i percorsi per evitare i nuclei che sono occupati o congestionati. Il processore nel suo complesso quindi opera in modo più efficiente.

Uno dei problemi che i ricercatori hanno dovuto affrontare è che i percorsi dei dati potrebbero essere non rintracciabili proprio perché possono seguire "strade" diverse. L'impasse è stata superata equipaggiando il chip con una "rete ombra" che permette di assegnare una priorità ai 36 core in funzione della loro disponibilità ad elaborare dati.

La ricerca è ancora in corso e il prossimo passo sarà quello di modificare una versione di Linux per farla girare sul proprio prototipo per verificare esattamente i benefici con le applicazioni reali. Solo in seguito i progetti saranno pubblicati in formula open-source per permettere ai produttori di realizzare computer basati su questo modello.

Tag: chip