Samsung fa il salto nella miniaturizzazione dei semiconduttori fino ai 3 nanometri. La società sudcoreana ha annunciato la versiona alpha del suo primo Product Design Kit (Pdk) per il processo a 3 nm, al quale è anche associata una riduzione del voltaggio operativo da 0,75 a 0,70 volt. Rispetto a un chip a 7 nm, il salto in avanti è netto: 35% di incremento di performance di calcolo, 50% di riduzione dei consumi energetici, 45% di riduzione dell’area del die. Come è stato possibile? Al centro del nuovo Pdk c’è una nuova struttura chiamata MbcFet, che rappresenta una variante ottimizzata del Gate-all-around Fet (GAA). Per capirne le caratteristiche è necessario un piccolo excursus.

La storia dei semiconduttori, dal punto di vista dello sviluppo e dell’innovazione, si può riassumere in una corsa verso la miniaturizzazione, la velocità e l’efficienza energetica. In sostanza, nel tentativo di realizzare chip sempre più piccoli, più rapidi nell’esecuzione dei calcoli e in grado di consumare sempre meno. In sintesi, si è passati dalla struttura “piatta” del Planar Transistor (o Planar Fet, dispositivi in cui in gate e il channel erano a contatto e posti su un unico piano) ai Fully Depleted (Fin) Transistor (o FinFet, nei quali il gate ha due punti di contatto, sul lato destro e su sinitro del Fin), portati sul mercato per la prima volta da Intel nel 2012.

(Credits: Samsung)

 

 

I nuovi prodotti di Samsung si basano invece sulla struttura Gate-all-around Fet (GAA), nella quale il gate avvolge l’area del channel su tutti i lati per massimizzare le funzioni di controllo ed eliminare l’annoso problema dell’effetto “short-channel”. Lo sviluppo del GAA si deve proprio alla società sudcoreana, che è però la prima ad ammettere un limite di tale modello: tipicamente un transistor di questo tipo ha la forma di un nanowire, lungo e sottile, e questo mal si concilia con la necessità che il canale abbia un diametro abbastanza grande da permettere un certo flusso di corrente. Ma siamo a un punto di svolta: per superare questo problema, Samsung ha creato e brevettato una tecnologia chiamata MbcFet, cioè Multi-Bridge Channel Field Effect Transistor.

Si tratta sostanzialmente di una versione ottimizzata dei transistor GAA, nella quale l’area a contatto con i gate viene aumentata attraverso un channel che assomiglia una lamina a due dimensioni e che conduce perfettamente la corrente (non più un nanowire, ma un nanosheet). Mentre la tecnologia FinFet ha potuto supportare la miniaturizzazione del processo produttivo dei chip fino ai 4 nanometri, il MbcFet permette ora a Samsung di annunciare il suo primo Product Design Kit per il processo a 3 nanometri.