Xilinx è pronta a rivoluzionare il mercato dei chip programmabili. Nota agli addetti per aver sdoganato i dispositivi field programmable gate array (Fpga), l’azienda californiana ha svelato Acap, nuovo acronimo per adaptive compute acceleration platform. La società descrive la nuova soluzione come qualcosa in grado di andare ben oltre le capacità di un Fpga, capace di essere modificata a livello hardware per adattarsi a un ampio ventaglio di applicazioni e carichi di lavoro. Il tutto in modo dinamico, durante le operazioni, con un livello di prestazioni e di performance per-watt che Xilinx giudica imbattibile se confrontato con Cpu e Gpu. Frutto di quattro anni di lavoro e di investimenti in ricerca e sviluppo per un miliardo di dollari, Acap è una piattaforma di elaborazione eterogenea multi-core dotata di cinquanta miliardi di transistor. In alcuni contesti, come quello delle reti neurali profonde, la soluzione può portare a un incremento delle prestazioni di venti volte (i dati sono forniti dal produttore).

“Un Acap è progettato per accelerare un’ampia gamma di applicazione nell’era dei Big Data e dell’intelligenza artificiale”, ha spiegato Xilinx. “Solo per fare qualche esempio: transcoding video, database, compressione dati, ricerca, inferenza per l’Ai, genomica, visione artificiale, storage e accelerazione delle reti. Gli sviluppatori hardware e software potranno progettare componenti basati su Acap per end point, l’edge e il cloud”.

La prima famiglia di nuovi prodotti di Xilinx, chiamata Everest, verrà realizzata fisicamente dalla taiwanese Tsmc con un processo a 7 nanometri e raggiungerà la fase finale di tape out nel corso del 2018, per arrivare sul mercato l’anno prossimo. Dal punto di vista tecnico, un Acap è basato su un fabric Fpga con memoria distribuita e “blocchi” di processori di segnale digitale programmabili dal punto di vista hardware.

Completano il quadro un system-on-chip a più core e uno o più motori di elaborazione programmabili via software (e adattabili quindi anche dal punto di vista dell’hardware). Tutte le parti sono interconnesse grazie a un network-on-chip (NoC). La piattaforma del vendor californiano dispone anche di funzionalità di I/O programmabili e altamente integrate, in grado di spaziare dai controller di memoria alla tecnologia Serdes (serializer/deserializer), passando per convertitori analogico-digitale (o viceversa) e High Bandwidth Memory (Hbm).

 

Credits: Xilinx

 

Gli sviluppatori potranno interagire con l’Acap utilizzando linguaggi come C/C++, Opencl e Python e scendere a livello dei registri ricorrendo ai più comuni strumenti già compatibili con i dispositivi Fpga. “L’adozione degli Acap nei data center, così come nel resto del mercato, accelererà la diffusione del computing adattivo. È il nostro traguardo ingegneristico più significativo dall’invenzione dell’Fpga”, ha sottolineato Victor Peng, Ceo di Xilinx.