Intel è pronta per il passaggio ai 10 nanometri. Nel corso del Technology and Manufacturing Day di San Francisco, l’azienda ha illustrato le principali caratteristiche del processo di produzione di prossima generazione, che consentirà di portare sul mercato nella seconda metà dell’anno i primi chip Cannon Lake per il settore mobile (per i notebook che richiedono soprattutto efficienza energetica), mentre le soluzioni più potenti per desktop e per computer di fascia alta dovrebbero seguire. I processori Core di ottava generazione, invece, si baseranno ancora sui 14 nanometri. Ma vediamo alcuni dettagli emersi dal Technology and Manufacturing Day. Il nuovo processo è imperniato sulla terza generazione della tecnologia Finfet, che permette un aumento netto della densità dei transistor malgrado le dimensioni più contenute del die.
Secondo Intel, i 10 nanometri garantiscono una densità 2,7 volte superiore rispetto alla famiglia precedente e doppia se confrontata con lo stesso processo produttivo dei concorrenti. Il riferimento in questo caso è a Tsmc e Samsung, a cui il colosso californiano dice di trovarsi addirittura una generazione avanti. Le slide mostrate dal gruppo e le parole utilizzate in conferenza testimoniamo come la legge di Moore non sia affatto moribonda. Anzi.
“Il costo per transistor sta scendendo a un tasso leggermente superiore” rispetto alle serie storiche, ha spiegato Stacy Smith, executive vice president di Intel. “Stiamo facendo grandi passi avanti. Abbiamo un vantaggio competitivo di tre anni”. Le “pinne” Finfet dei nuovi chip saranno del 25 per cento più alte e del 25 per cento più vicine rispetto ai 14 nanometri.
Miglioramenti che porteranno a un aumento del 25 per cento nelle prestazioni e ad una riduzione del 45 per cento del consumo. Intel ha annunciato che nei prossimi mesi introdurrà anche una versione migliorata del processo, chiamandola 10++, che porterà ulteriori benefici ai dispositivi in termini di performance e di impatto energetico.
Credits: Intel
Ma gli impianti dell’azienda non si limiteranno a realizzare soltanto i propri chip. L’Intel Custom Foundry, infatti, metterà a disposizione dei clienti due versioni dei nodi a 10 nanometri, battezzati 10gp (general purpose) e 10hpm (high performance mobile): altre realtà potranno così produrre componenti per dispositivi elettronici, sfruttando quindi anche l’architettura Arm.
In generale, Intel pensa di rispettare la nuova cadenza triennale: i prossimi die shrink dovrebbero quindi verificarsi nel 2020 e nel 2023, passando rispettivamente dai 7 ai 5 nanometri. Sempre che la legge di Moore non si metta a fare le bizze. Nel mezzo, verranno introdotte nuove architetture ottimizzate, basate però sempre sulle stesse dimensioni, seguendo così il ciclo a tre fasi svelato l’anno scorso che è andato a sostituire la storica cadenza “tick-tock”.
“Malgrado tempi più lunghi tra i nodi, rimaniamo sulla stessa curva costo per transistor e prevediamo di continuare anche nella generazione a 10 nanometri”, ha aggiunto Smith, che si è anche tolto lo sfizio di riservare qualche stoccata ai competitor. “Cambiano nome ai processi anche se gli avanzamenti dal punto di vista della densità sono nulli o quasi”.
Credits: Intel
Secondo l’executive, fare affidamento solo sui nomi dei processi non è sufficiente, perché sono poco attendibili quando devono essere posizionati nella curva di sviluppo prevista da Moore. Smith, e ovviamente Intel, hanno avanzato l’idea di tornare a utilizzare un valore di densità dei transistor standard, come già fatto in passato, in modo da poter confrontare realmente le differenze dei chip dei vari produttori.