Per anni il settore dei semiconduttori ha dato quasi per scontato che, prima o poi, la corsa alla miniaturizzazione avrebbe incontrato un limite invalicabile. Ridurre ulteriormente le dimensioni dei transistor significa infatti confrontarsi con fenomeni fisici che diventano sempre più difficili da controllare quando ci si avvicina alla scala atomica e le cassandre hanno pronosticato la morte della legge di Moore molte volte.
IBM, però, insiste e sostiene ora di aver superato una nuova barriera tecnologica presentando il primo chip al mondo con transistor a 0,7 nanometri, equivalenti a 7 angstrom, inaugurando una nuova fase nello sviluppo dei semiconduttori. Il risultato rappresenta molto più di un semplice avanzamento numerico. Secondo l'azienda, la nuova tecnologia dimostra che esiste ancora un percorso per continuare ad aumentare densità, prestazioni ed efficienza energetica anche oltre il nodo del nanometro, un traguardo che fino a pochi anni fa sembrava difficilmente raggiungibile e che dovrebbe garantire almeno un altro decennio di innovazioni a gran velocità.
Quasi 100 miliardi di transistor in uno spazio grande quanto un'unghia
Il prototipo sviluppato da IBM integra quasi 100 miliardi di transistor in un'area delle dimensioni di un'unghia. Si tratta di una densità quasi doppia rispetto al chip a 2 nanometri che la stessa IBM aveva presentato nel 2021 e che aveva rappresentato, all'epoca, uno dei punti di riferimento dell'industria. Secondo i dati diffusi dal gruppo, la nuova architettura potrebbe garantire fino al 50% di prestazioni in più oppure, a parità di potenza elaborativa, un miglioramento dell'efficienza energetica fino al 70% rispetto alla precedente tecnologia a 2 nanometri.
Benefici di questo tipo avrebbero ricadute dirette su numerosi settori, dai data center dedicati all'intelligenza artificiale ai servizi cloud, fino ai dispositivi elettronici di nuova generazione. L'elemento realmente innovativo non riguarda però soltanto la dimensione dei transistor.IBM ha infatti sviluppato una nuova architettura denominata Nanostack, che introduce un approccio tridimensionale alla progettazione dei chip. Mentre molte architetture tradizionali continuano principalmente ad aumentare la densità sul piano orizzontale del silicio, Nanostack realizza una sovrapposizione verticale dei transistor, sfruttando un'integrazione sequenziale 3D che consente di aumentare il numero di componenti senza espandere la superficie occupata.
Questo approccio offre anche un ulteriore vantaggio. Ogni livello della struttura può infatti utilizzare materiali differenti, ottimizzando separatamente prestazioni, consumi energetici e caratteristiche elettriche dei vari transistor.In pratica, la miniaturizzazione non viene più ottenuta soltanto riducendo le dimensioni dei singoli componenti, ma anche sfruttando la terza dimensione come nuovo spazio di integrazione.
Più memoria per alimentare l'intelligenza artificiale
La ricerca presentata da IBM durante il VLSI Symposium 2026 evidenzia anche un importante progresso nella memoria. Secondo l'azienda, l'architettura Nanostack consente un miglioramento di circa il 40% nello scaling della memoria SRAM, una componente fondamentale dei moderni processori. La memoria SRAM rappresenta infatti uno degli elementi più critici nei sistemi dedicati all'intelligenza artificiale, perché permette ai processori di accedere rapidamente ai dati senza dover continuamente ricorrere alla memoria principale.
Attenzione, però. Nonostante il settore continui a utilizzare termini come 2 nm, 1,4 nm o 0,7 nm, questi valori non rappresentano più una misura fisica diretta delle dimensioni dei transistor. Da diversi anni i nodi tecnologici identificano piuttosto una generazione produttiva, comprendendo numerose innovazioni che vanno oltre la semplice miniaturizzazione geometrica. Con il nuovo chip IBM si entra però simbolicamente nell'era degli angstrom, un'unità di misura pari a un decimo di nanometro e molto vicina alle dimensioni degli atomi.